⑩ 日本国特許庁(JP)

⑩ 公 開 特 許 公 報 (A) 昭63-211197

⑤Int.Cl.⁴
識別記号
庁内整理番号
⑥公開 昭和63年(1988)9月2日
G 11 C 11/34 3 6 2 G-8522-5B Z-7810-2C B-7208-5B※審査請求 未請求 発明の数 1 (全11頁)

の発明の名称 半導体記憶装置

②特 願 昭62-42688

②出 願 昭62(1987)2月27日

⑫発 明 者 一 氏 和 夫 東京都小平市上水本町1448番地 日立超エル・エス・アイ

エンジニアリング株式会社内

②発明者 久保 埜 昌次 東京都小平市上水本町1448番地 日立超エル・エス・アイ

エンジニアリング株式会社内

纽出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

⑪出 願 人 日立超エル・エス・ア 東京都小平市上水本町1448番地

イエンジニアリング株

邳代 理 人 弁理士 小川 勝男 外1名

式会社

最終頁に続く

明 細 書

1. 発明の名称

半導体記憶装置

2. 特許請求の範囲

2. 上記入出力インタフェース条件には、複数ビットからなるデータ信号線と、上記データ信号線 を介して伝達されるデータの受信タイミングを指 定するデータストローブ信号線及び上記データの 入出力動作が終了したことを知らせるデータ入出 力確認信号線を含むことを特徴とする特許請求の 範囲第1項記載の半導体記憶装置。

3. 上記一方のディジタル装置はマイクロコンピュータシステムの中央処理装置であり、上記他方のディジタル装置は印字装置であることを特徴とする特許請求の範囲第1項又は第2項記載の半導体記憶装置。

3. 発明の詳細な説明

〔産業上の利用分野〕

この発明は、半導体記憶装置に関するもので、例えば、マイクロコンピュータシステムの中央処理装置と印字装置(プリンタ)の間に設けられるパッファメモリなどに利用して有効な技術に関するものである。

(従来の技術)

マイクロコンピュータシステムなどに含まれる 印字装置には、例えば、米国セントロニクス社の インタフェース仕様に準拠したハンドシェーク方 式が頻繁に用いられる。 このようなハンドシェーク方式については、例えば、1985年1月、柳オーム社発行の「新版情報処理ハンドブック」913頁~914頁に記載されている。

(発明が解決しようとする問題点)

装置は、印字装置によってデータが取り込まれ所定の印字動作が開始されたことを確認する。データ入出力確認信号BSYは、印字装置において印字動作が終了した後に論理ロウレベルに戻される。したがって、データ入出力確認信号BSYは、入出力装置のビジー(使用中)信号を兼ねる。

ところで、印字装置などの低速入出力機器の動作速度は、マイクロコンピェータの中央処理装置の処理速度に比較して非常に遅い。このためのに割り込み処理などによる時間管理やポーリング処理を行わなくてはならず、その処理負担が大きなよって行わせるようには対処するため、これらの制御処理をある。これに対処するため、これらの制御処理をある。インタフェース制御やアドレス管理等のようによって行わせるようによって行わせるようによっていたまくなり、システムのコスト上昇の原因となる。

この発明の目的は、インタフェース制御機能を 持ち専用バッファメモリとなりうる低コストの半 導体記憶装置を提供することにある。

この発明の前記ならびにその他の目的と新規な 特徴は、この明細書の記述及び添付図面から明ら かになるであろう。

(問題点を解決するための手段)

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、ダイナミック型RAMなどの半導体記憶装置に、所定のインタフェース条件に従って入力データを受け内蔵する書き込みアドレス指定はあるアドレスに一時的に格納する入力ポートと、内蔵する読み出し上記所定の入出力・特定的なれるデータを読み出し上記所定の入出力・インタフェース条件に従って出力する出力ポートを設けるものである。

〔作 用〕

上記した手段によれば、外部に特別の制御装置を設けることなく、高速動作を行う中央処理装置と印字装置等の低速入出力装置との間で必要なデータバッファリング機能を実現することができる

ため、マイクロコンピュータシステム等の低コスト化と処理能力の向上を図ることができる。

(実施例)

第1図には、この発明が適用されたバッファメモリの一実施例のプロック図が示されている。同図の各プロックを構成する回路素子は、公知の半導体集積回路の製造技術によって、特に制限されないが、単結晶シリコンのような一個の半導体基板上において形成される。

この実施例のバッファメモリは、特に制限されないが、マイクロコンピュータシステムのマイクロプロセッサMPUと甲字装置PRTとの間に設けられ、甲字データを一時格納する機能を持つ。このため、この実施例のバッファメモリには、ハンドシェーク方式によって伝達される印字データをつつプロセッサMPUの処理速度に合わせて高速度で取り込む入力ポートと、一旦メモリに格納された甲字データをPで読み出すメモリアドレス

は、バッファメモリに内蔵される書き込みアドレ スカウンタ(書き込みアドレス指定回路)WAC 及び読み出しアドレスカウンタ(読み出しアドレ ス指定回路) RACにより、FIFO (First-In First-Out) 方式によって指定される。バ ッファメモリには、書き込みアドレスカウンタW ACから出力される書き込みアドレスと読み出し アドレスカウンタRACから出力される読み出し アドレスを比較するためのアドレス比較回路AC が設けられ、両アドレスが異なることによって、 自動的に出力ボートの読み出し動作が開始される。 また、書き込みアドレスが読み出しアドレスの直 前のアドレスになると、バッファメモリはデータ 入出力確認信号BSYを論理ハイレベルのままと し、印字データをさらに格納する余裕がないこと をマイクロプロセッサMPUに知らせる。

この実施例のバッファメモリは、特に制限されないが、ダイナミック型RAMを基本構成とすることによって高集積化と低消費電力化が図られ、またシステムの低コスト化が図られる。このため、

バッファメモリにはリフレッシュすべきワード線 を順次指定するリフレッシュアドレスカウンタド ACが設けられ、上記書き込みアドレス信号及び 読み出しアドレス信号とこのリフレッシュアドレ スカウンタFACによって形成されるリフレッシ ュアドレス信号を択一的に選択するためのアドレ ス選択回路ASLが設けられる。また、この実施 例のバッファメモリには、特に制限されないが、 8ビットの印字データD0~D7に対応してそれ ぞれ8個のメモリアレイM-ARY0~M-AR ッチCSW0~CSW7及びメインアンプMA0 ~ M A 7 が設けられ、これらに共通にそれぞれ1 個のロウアドレスデコーダRDCR及びカラムア ドレスデコーダCDCRが設けられる。第1図及 び以下の説明には、このうち第1ビット目の甲字 データDOに対応するメモリアレイM-ARYO, センスアンプSAO, カラムスイッチCSWO及 びメインアンプMAOが例示的に示されている。 この他の印字データD1~D7に対応するメモリ

アレイ, センスアンプ, カラムスイッチ及びメイ ンアンプは、同様な構成とされる。

第1図において、メモリアレイM-ARY0は、同図の水平方向に配置されるn組の相補データ線と垂直方向に配置されるm本のワード線及びこれらのデータ線とワード線の交点に格子状に配置されるm×n個のダイナミック型メモリセルによって構成される。

メモリアレイM-ARYOの各ワード線は、ロウアドレスデコーダRDCRに結合され、そのうちの1本が択一的に選択状態とされる。

ロウアドレスデコーダRDCRには、後述するアドレス選択回路ASLから相補内部アドレス信号a×0~a×i(ここで、例えば非反転内部アドレス信号a×0と反転内部アドレス信号a×0と称する・以下同じ)が供給され、タイミング制御回路TCからタイミング信号φ×が供給される。ロウアドレスデコーダRDCRは、タイミング信号φ×が論理ハイレベルとされることによって選択的に動

作状態とされ、上記相補アドレス信号<u>a</u> x 0 ~ <u>a</u> x i をデコードして指定される1本のワード線をハイレベルの選択状態とする。

一方、メモリアレイMーARY0の各相補データ線は、その一方において、センスアンプSA0の対応する単位回路に結合される。センスアンプSA0の対応する単位回路は、後述するタイミング間間の単位回路は、後述するタイミング間目の単位回路では、選択されたワード線に結合されるの単位のメモリセルから対応するデータ線を介して出力される微少読み出し信号を増幅し、ハイレベル又はロウレベルの2値信号とする。

各相補データ線は、その他方において、カラムスイッチCSW0の対応するスイッチMOSFET対に結合される。カラムスイッチCSW0のn対のスイッチMOSFET対の他方は、相補共通データ線CD0・CD0に共通に結合される。また、これらのスイッチMOSFET対のゲートはそれぞれ共通接続され、カラムアドレスデコーダ

CDCRから対応するデータ線選択信号が供給される。これにより、カラムスイッチCSW0は、カラムアドレスデコーダCDCRから供給されるデータ線選択信号に従って一組の相補データ線を選択し、相補共通データ線CD0・CD0に接続する。

カラムアドレスデコーダCDCRには、アドレス 選択回路 ASLから相補内部アドレス信号ay 0~ay jが供給され、タイミング制御回路TCからタイミング信号 øy が供給される。カラムアドレスデコーダCDCRは、タイミング信号 øy が論理ハイレベルとされることによって選択的に動作状態とされ、相補内部アドレス信号 ay 0~ay jをデコードしてデータ線選択信号を択一的に形成し、カラムスイッチCSW0~CSW7に供給する。

相補共通データ線 C D O · C D O は、対応する メインアンプ M A O に結合される。このメインア ンプ M A O には、データ入力バッファ D I B から 対応する書き込みデータ d i O が供給されるとと もに、後述するタイミング制御回路TCからタイミング信号 φ maが供給される。また、イイン d o の出力信号は、読み出しデーを d o ビット D O B の対 C D O では を が A O の出力が、クロの B の対 で が A O の出力が、クロの B のが C D O で C D O を は C D O を は C D O を B を D O を C D O を B を D O を C D O を B を D O を C D O を B を D O を C D O を B を D O を C D O を B を D O を C D O に 伝達する B が B D O を C D O に C D O C D

データ入力バッファDIBは、印字データDO ~D7に対応して設けられる8個の入力回路を含む。これらの入力回路は、タイミング制御回路T Cから供給されるタイミング信号 w の論理ハイ レベルによって選択的に動作状態とされ、データ 入力信号線DOA~D7Aを介してマイクロプロ

セッサMPUから供給される印字データを、書き 込みデータ d i 0 ~ d i 7 として対応するメイン アンプMA0~MA7に伝達する。タイミング信 号 ø w が論理ロウレベルとされるとき、データ入 力バッファDIBの入力回路の出力はすべてハイィンピーダンス状態となる。

RTによってデータ入出力確認信号BSYが論理 ロウレベルに更されることによってクリアされ、 同時に出力回路の出力がハイインピーダンス状態 とされる。

書き込みアドレスカウンタWACは、タイミング制御回路TCから供給されるタイミング信号 wcによって歩進動作を行い、書き込みアドレスを順次指定する。この書き込みアドレスカウンタWACによって形成される h + 1 ピットの書き込みアドレス信号 a w 0 ~ a w h は、アドレス信号 a w 0 ~ a w h は、アドレス選択回路ASLの対応するピットの第1入力端子に供給される。

読み出しアドレスカウンタRACは、タイミング制御回路TCから供給されるタイミング信号 ørcによって歩進動作を行い、読み出しアドレスを順次指定する。この読み出しアドレスカウンタRACによって形成される h + 1 ピットの読み出しアドレス信号 ar0~arhは、アドレス選択回路ASLの対応するピットの第2入力端子に供給

されるとともに、アドレス比較回路 A C の対応するビットの第 2 入力端子に供給される。

リフレッシュアドレスカウンタFACは、タイミング制御回路TCから供給されるタイミング信号 ofcによって歩進動作を行い、リフレッシュすべきワード線のアドレスを順次指定する。このリフレッシュアドレスカウンクFACによって形成されるi+1ビットのリフレッシュアドレス信号af0~afiは、アドレス選択回路ASLの対応するビットの第3入力端子に供給される。

ここで、書き込みアドレスカウンタWAC及び 読み出しアドレスカウンタRACによって形成されるアドレス信号のピット数h+1は、上記相補 内部アドレス信号ax0~axiとリフレッシュアドレス信号af0~afiのピット数i+1及び相補内部アドレス信号ay0~ayjのピット数j+1と、

h + 1 = (i + 1) + (j + 1)

の関係にある。すなわち、書き込みアドレスカウ ンタWAC及び読み出しアドレスカウンタRAC によって形成される書き込みアドレス信号及びのワード線を指定するための相補内部アドレス信号ax0~axiとされ、残りの一部が、相補データ線を指定するための相補内部アドレス信号ay0~ayjとされる。また、リフレッシュアドレス信号af0~afiは、そのまま相補内部アドレス信号af0~afiは、そのまま相補内部アドレス信号ax0~axiに対応される。

アドレス選択回路ASLには、各ピットに対応 とともに対して上記のアドレス信号が供給されるとともに タイミング制御回路TCから内部制御信号ェンク 最近には、内部制御信号ェ/w及び内部制御信号ェークの 選択回路ASLは、内部制御信号ェークの 「に従って、書き込みアドレス信号aw0~aw ト、読み出してアドレス信号ar0~arは フレッシュアドレス信号af0~afiを択一的 に選択し、相補内部アドレステューが 及びay0~ay1 に選択し、日本アドレスデコーが 及びay70~a75 RDCR及びカラムアドレスデコーが RDCR及びカラムアドレスデコーが RDCR及びカラムアドレスデコーが RDCR及びカラムアドレスデコーが RDCR及びカラムアドレスデューが

アドレス比較回路ACには、前述のように、各ピットに対応して上記書き込みアドレス信号aw 0~awh及び読み出しアドレス信号ar0~arhがそれぞれ供給される。アドレス比較回路ACは、これらの書き込みアドレス信号と読み出しアドレス信号をピットごとに比較し、アドレスエ

ンピティ信号ae及びアドレスフル信号afを形 成する。すなわち、アドレス比較回路ACは、書 き込みアドレスと読み出しアドレスが全ピットー 致するとき、アドレスエンピティ信号aeを論理 ハイレベルとする。また、書き込みアドレスが読 み出しアドレスの直前のアドレスとなったとき、 アドレスフル信号a(を論理ハイレベルとする。 つまり、アドレスエンピティ信号aeは、FIF O形態とされるバッファメモリから一時格納され る印字データがすべて読み出され、印字装置PR Tに転送するべき印字データ残されていないとき に論理ハイレベルとされる。また、アドレスフル 信号a(はバッファメモリの全アドレスに印字デ ータが格納され、バッファメモリに次の印字デー 夕を格納する余裕がなくなったときに論理ハイレ ベルとされる。

タイミング制御回路TCは、マイクロプロセッサMPUから供給されるデータストロープ信号S TBAに従って、印字データの書き込み動作モードを開始し、これに必要な上記各種のタイミング

信号を形成する。また、このとき、甲字データの 書き込み動作が終了した時点で、データ入出力確 認信号BSYAを論理ハイレベルとし、マイクロ プロセッサMPUに印字データの取り込みが終了 したことを知らせる。印字データの書き込み動作 が終了すると、自動的に読み出し動作モードを閉 始し、これに必要な上記各種のタイミング信号を 形成する。また、読み出し動作が終了し印字デー タがデータ出力バッファDOBに取り込まれた時 点で、印字装置PRTに対するデータストローブ 信号STBBを論理ロウレベルとする。これによ り、印字装置PRTは、データ出力信号線DOB ~ D 7 B を介して供給される甲字データを取り込 み、印字動作を開始する。このとき、印字装置 P RTはデータ入出力確認信号BSYを論理ハイレ ベルとし、バッファメモリに次の書き込み動作が 開始できることを知らせる。また、印字装置PR Tは、印字動作が終了した時点でデータ入出力確 認信号BSYを論理ロウレベルに戻し、バッファ メモリに次の読み出し動作が開始できることを知

らせる。

この実施例のバッファメモリの入力ポートは、上記データ入力バッファDIBと書き込みアドレスカウンタWAC及びタイミング制御回路TCの一部を含むものである。また、この実施例のバッファメモリの出力ポートは、上記データ出力バッファDOBと読み出しアドレスカウンタRAC及びタイミング制御回路TCの他の一部を含むものである。

特に制限されないが、この実施例のバッサMPPに制限されないが、このタロプロセッサMPUに設動作を行う中字装置PRTとの間にはるため、マイクロプロセッサMPUによるによった場合に行われる。またで、書き込み動作が連続的に行われる間に中字装置PRTにが連み出しい作で、印字装置PRTに対する。読み出し動作モードを実行する。前述のように、読み出し動作モードを実行する。前述のように、読み出し動作モードを実行する。前述のように、読み出し動作モード

によって読み出された印字データがデータ出力バッファDOBに取り込まれデータストローブ信号 STBBによって印字装置PRTが印字データを 取り込んだ時点で、バッファメモリは次の書き込 み動作モードを開始することができる。このため、 読み出し動作モードによる連続書き込み動作の中 断時間は、印字装置PRTの動作速度に関係なく、 短いものとなる。

第2図には、この実施例のバッファメモリの一 実施例のタイミング図が示されている。同図によ り、このバッファメモリの書き込み動作モード及 び読み出し動作モードの概要を説明する。

第2図において、バッファメモリは当初休止状態にあり、書き込みアドレス信号aw0~awh及び読み出しアドレス信号ar0~arhはそれぞれ同一のアドレスpを指定している。このため、アドレスエンピティ信号aeが論理ハイレベルとなり、バッファメモリに出力すべき印字データが格納されていないことが表示される。

バッファメモリは、マイクロプロセッサMPU

から送られるデータストローブ信号 STBA が論理ハイレベルから論理ロウレベルに変化されることによって起動され、最初の書き込み動作モードを開始する。マイクロプロセッサMP Uは、このデータストローブ信号 STBA を立ち下げる前に、データ入力信号線 DOA~D7Aに8ビットの印字データDpを送出する。

 メモリセルの読み出し信号が、対応する相補データ線に確立される。この時点で、バッファメモリではタイミング信号を外が論理ハイレベルとされ、データ線の選択動作が終了した時点で、タインとされる。これにより、データ人力信号線DOA~DOAを介して供給される8ピットのの方でするメインアンプMAO~MA7、相補共通データはファンプMAO~CD7を介して、対応するメインアンプMAO~CD7を介して、対応するメインアンイMAARYO~MARYO~Fレスタのメモリセルに書き込まれる。

書き込み動作が終了しタイミング信号 ø w が論理ロウレベルになると、バッファメモリはデータ入出力確認信号BSYAを論理ハイレベルとし、マイクロプロセッサMPUに甲字データの取り込みが終了したことを知らせる。また、バッファメモリでは、タイミング信号 ø wc が 所定時間だけ論

理ハイレベルとされ、書き込みアドレスカウンタWACがアドレスp+1に歩進される。これにより、アドレスエンピティ信号aeが論理ロウレベルとなり、引き続いて読み出し動作が必要であることが表示される。

る。

上述の書き込み動作モードが終了し、バッファ メモリのすべての内部制御信号及びタイミング信 号が論理ロウレベルに戻されることでデータ入出 力確認信号BSYAが論理ロウレベルになると、 バッファメモリは自動的に読み出し動作モードを 開始する。すなわち、バッファメモリでは、タイ ミング信号φxが論理ハイレベルとされ、ワード 線の選択動作が再開される。このとき、内部制御 信号ref及びr/wはともに論理ロウレベルと されるため、アドレス選択回路ASLでは読み出 しアドレスカウンタRACによって形成される読 み出しアドレス信号arl~arh(アドレスp) が選択される。次に、タイミング信号 øx にや や遅れてタイミング信号øpaが論理ハイレベルと され、センスアンプSA0の単位回路が一斉に勤 作状態とされる。これにより、ワード線選択動作 によって選択されたロ個のメモリセルの読み出し 信号が、対応する相補データ線に確立される。こ の時点で、バッファメモリではタイミング信号も

yが論理ハイレベルとされ、データ線の選択動作が開始される。このタイミング信号のWanか論理ハイレベルとされ、さらにやや遅れてタイミング信号のIn でが所定の時間だけ論理ハイレベルとされる。これにより、選択されたメモリセルから読み出された8ピットの印字データDpが、それぞれ対応するメモリアレイの対応する相補データ線から対応するカラムスイッチCSW0~CSW7,相補共通データ線CD0・CD0~CD7・CD7をロフィンアンプMA0~MA7を介して、データ出力バッファDOBの対応するピットに取り込まれる。

バッファメモリのタイミング制御回路TCでは、タイミング信号 ør が論理ロウレベルに戻されることによってデータストローブ信号 STBBが論理ロウレベルとされ、印字装置 PRTに対して印字データ Dpの入力指示が行われる。また、タイミング信号 ørcが所定の時間だけ論理ハイレベルとされ、読み出しアドレスカウンタ RACがアドレスp+1に歩進される。これにより、アドレス

比較回路ACのアドレスエンピティ信号aeが論理ハイレベルとなり、バッファメモリに引き続いて読み出すべき印字データが格納されていないことを表示する。

印字装置PRTでは、データストローブ信号S TBBの立ち下がりに従って、バッファメモリの データ出力バッファDOBからデータ出力信号線 D 0 B ~ D 7 B を介して供給される印字データ D pが取り込まれる。また、これらの印字データが 印字装置PRTの入力バッファに取り込まれた時 点で、データ入出力確認信号BSYBが論理ハイ レベルとされる。これにより、マイクロプロセッ サMPUから要求があった場合すなわち上記読み 出し動作モードが実行されている間にデータスト ロープ信号STBAが論理ロウレベルとされた場 合、次の書き込み動作モードが開始される。マイ クロプロセッサMPUから要求がない場合すなわ ちデータストロープ信号 STBA が論理ハイレベ ルのままである場合、バッファメモリは印字装置 PRTによりデータ入出力確認信号BSYBが論 理ロウレベルとされるまで、待機状態となる。

甲字データDpの甲字動作が終了すると、甲字 設置PRTはデータ入出力確認信号BSYBとと、甲字動作が終了したことで見し、中字動作が終了したことでは、中字動作が終ってのとき、ベルカラでは、ロークが格納されている場合すると、ベッファメモリは特徴状態となる。

以上のように、この実施例のバッファメモリには、所定のハンドシェーク方式のインタフェース条件に従ってマイクロプロセッサMPUから送られる印字データを高速度で取り込み一時的に格納する入力ポートと、一時格納される印字データを読み出し同一のインタフェース条件に従って低速度の印字装置PRTに送る出力ポートが設けられる。これらの印字データを格納しまた読み出すア

以上の本実施例に示されるように、この発明をマイクロコンピュータシステムのマイクロプロセッサと印字装置との間に設けられるバッファメモリに適用した場合、次のような効果が得られる。 すなわち、 (1) ダイナミック型RAMなどの半導体記憶装置に、 所定のインタフェース条件に従って入力データを 受け内蔵する書き込みアドレス指定回路による入力 順次指定されるアドレスに一時的に格納する人力 ポートと、内蔵する読み出しアドレスから一時格納に よって順次指定されるアドレスから一時格納に よって順次指定されるアドレスから一時格納に よって順次指定されるアドレスから一時格納に よって増次活み出し上記インタフェーとで、 実現で では力する出力ポートを設けることで、 要の間で でで 投受されるデータのバッファリング機能を実現で きるという効果が得られる。

②上記(1)項の半導体記憶装置をマイクロコンピュータシステムなどの中央処理装置と印字装置との間に設けられるバッファメモリとして用いることで、その外部に特別な制御装置を設けることなくかつ中央処理装置の高速処理を妨げることなく、印字装置などの低速入出力機器を制御できるという効果が得られる。

(3)上記(1)項及び(2)項により、印字装置などの低速 入出力機器を含むマイクロコンピュータシステム などの低コスト化と処理能力の向上を図ることが できるという効果が得られる。

以上本発明者によってなされた発明を実施例に 基づき具体的に説明したが、この発明は上記実施 例に限定されるものではなく、その要旨を逸脱し ない範囲で種々変更可能であることはいうまでも ない。例えば、第1図の書き込みアドレスカウン タWAC、読み出しアドレスカウンタRAC及び リフレッシュアドレスカウンタFACはバイナリ ィカウンタでなく、シフトレジスタを用いたアド レスポインタであってもよい。また、この実施例 のバッファメモリでは、書き込み動作が終了した 時点でデータ入出力確認信号BSYAを論理ハイ レベルとしているが、データ入力パッファDIB にデータラッチを設けることが許されるならば、 このデータラッチに印字データを取り込んだ時点 でデータ入出力確認信号BSYAを論理ハイレベ ルとすることもよい。これにより、マイクロプロ セッサMPUの待ち時間はさらに短くなる。この 実施例のバッファメモリでは、ダイナミック型R

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるマイクロコンピュータシステムのマイクロプロセッサと印字装置との間に設けられるバッファメモリに適用した場合について説明したが、それに限定されるものではなく、例えばマイクロプロセッサと

他の各種の入出力機器又は通信制御装置の間に設けられるバッファメモリなどにも適用できる。本発明は、少なくとも異なるデータレートを持ち非同期に動作する二つのディジタル装置の間に設けられるバッファメモリとして用いられる半導体記憶装置及びこのような半導体記憶装置を含むディジタル装置に広く適用できる。

(発明の効果)

 制御することができ、このような低速入出力機器を含むマイクロコンピュータシステム等の低コスト化と処理能力の向上を図ることができるものである。

4. 図面の簡単な説明

第1図は、この発明が適用されたバッファメモ リの一実施例を示すプロック図、

第2図は、第1図のバッファメモリの書き込み 動作モード及び読み出し動作モードの一実施例を 示すタイミング図、

第3図は、第1図のバッファメモリに用いられるハンドシェーク方式の基本的なインタフェース 条件を示すタイミング図である。


M-ARY0・・・メモリアレイ、SAO・・・センスアンプ、CSWO・・・カラムスイッチ、RDCR・・・ロウアドレスデコーダ、CDCR・・・カラムアドレスデコーダ、ASL・・・アドレス選択回路、AC・・・下ドレス比較回路、WAC・・・書き込みアドレスカウンタ、RAC・・・読み出しアドレスカウンタ、FAC・・・

特開昭63-211197 (10)


リフレッシュアドレスカウンタ、MAO・・・メインアンプ、DIB・・・データ入力バッファ、DOB・・・データ出力バッファ、TC・・タイミング制御回路。

MPU・・・マイクロプロセッサ、PRT・・・ ・甲字装置。


代理人弁理士 小川 勝男



第 2 図



第 3 図



第1頁の続き

⑤Int Cl.⁴

識別記号

庁内整理番号

G 06 F 13/38 G 06 K 15/00

3 1 0

Z -8840-5B 7208-5B

⑫発 明 者 望 月

俊 男

東京都小平市上水本町1448番地 日立超エル・エス・アイ

エンジニアリング株式会社内